Az LCD folyadékkristályos kijelző által gyártott kijelzőpanelt széles körben használják katonai felszerelésekben. Ez a design a Spartan-3E FPGA-t veszi fel. A 2 és TI-s, 16 karakteres LCD-s Sitronix ST7066U grafikus vezérlővel rendelkezik, hogy észrevegye az LCD kijelző karakterét vagy kínai karakterét. Teljes képernyős kijelző, teljes képernyős mobil kijelző és egy karakteres kijelző a képernyőn. Minden funkciót VHDL nyelven valósítanak meg, hogy megfeleljenek az LCD kijelző követelményeinek és különböző megjelenítési hatásokat érjenek el.
Kis méretének, könnyű súlyának és alacsony energiafogyasztásának köszönhetően az LCD folyadékkristályos kijelzők széles választékát kínálják. Például a repülőgépek, tartályok és hajók esetében az eredeti CRT kijelző által elfoglalt terület csökkenthető, csökkenthető a készülék súlya, és növelhető a mobilitás.
Ez a design egy karakteres LCD-t használ a beépített Si.tronix ST7066U grafikus vezérlővel a Spartan-3E fejlesztőlemezen, amely a következőket valósítja meg: (1) egy karakteres kijelző bármely pozícióban, teljes képernyős és teljes képernyős karakterek megjelenítése; (2) Egyéni karakterek (karakterek) megjelenítése és az egyes karakterek teljes képernyős mozgatásának megjelenítése. Ezek közül a grafikus vezérlő [1] felelős a vezérlőparancsok és -adatok fogadásáért és az LCD kijelzőre történő küldéséért.
1 Sitronix ST7066U grafikus vezérlő
A vezérlőnek három belső tárhelye van, a DD RAM, a CGROM és a CG RAM, amelyet az adatok elküldése előtt inicializálni kell.
(1) DD RAM (kijelzési adat RAM)
A karakterkód tárolódik. Fizikailag a DD RAM összesen 80 karakterből áll, mindegyik sor 40 karakterből áll, de csak 16 megjeleníthető, a fennmaradó 24 nem jelenik meg. Olvasás vagy írás előtt a címszámlálót meg kell kezdeni. A címszámláló folyamatosan vagy automatikusan növekszik vagy csökkenhet 1 olvasás vagy írás után.
(2) CG ROM (Character Generator ROM)
Fontos bitmap, amely minden előre meghatározott karaktert tartalmaz.
(3) CG RAM (karaktergenerátor RAM)
8 bites egyedi karakteres bitképeket tartalmaz. Minden egyedi karakterbitje 5 pontból áll 8 bites bitképekben. Az egyedi használat megegyezik a DD RAM-mal.
1.1 Interfész jelek FPGA-val
Az LCD és az FPGA interfész jelek [2]: (1) engedélyezik a jelet LCD_E; (2) regisztráljon jelet LCD_RS; (3) olvasó / író vezérlőjel LCD_RW; (4) négy LCD adatvonal és a StrataFlash adatvonal SF_D Reuse 11: 8.
1.2 Időzítés elemzése
Az SF_D 11: 8, az LCD_RS, az LCD_RW adatértékét legalább 40 ns-re kell állítani, mielőtt az LCD_E magasra kerülne, és az LCD_E legalább 230 ns-ig magas marad. Számos alkalmazásban az LCD_RW mindig alacsony, mert az adatok általában nem olvashatók ki a kijelzőről.
Amint az az 1. ábrán látható, az adatokat 8 bites formátumban továbbítják, és nagy 4 bitre és alacsony 4 bitre oszthatók. Az első nagy 4 bit, majd az alacsony 4 bit legalább 1 másodperces intervallumot tartalmaz. A következő kommunikáció előtt a 8 bites írási művelet minimális 40 ms-os intervallumot tartalmaz, és a késleltetésnek a tiszta parancs után 1.64 ms-ra kell emelkednie.
FPGA alapú LCD LCD tervezés
1. ábra karakteres LCD interfész időzítő diagram
2 adatkijelző
2.1 Áramlási diagram
Amint a 2. ábrán látható, az LCD kijelzőn megjelenik a bekapcsolási inicializálás, a konfiguráció kijelzése, az adatok írása a kijelzőre, és az első adatok írása előtt be kell állítani.
FPGA alapú LCD LCD tervezés
2. ábra LCD kijelző folyamatábra
A fejlesztő tábla kristály 50 MHz.
