Az LCD-nek számos előnye van: alacsony működési feszültség, alacsony fogyasztás, nagy mennyiségű megjelenítési információ, hosszú élettartam, egyszerű integráció, könnyű hordozhatóság és alacsony elektromágneses sugárzás. Megjelenik a kijelző technológia, és széles körben használják a mobiltelefonok, PDA termékek és kézi eszközök. Műszerek és egyéb hordozható elektronikus termékek és eszközök.
Az LCD meghajtó áramkör a folyadékkristályos kijelző rendszer fontos része, és a számítógép (vagy MCU) és a folyadékkristályos panel közötti interfész-áramkör. Fő funkciója a potenciál jel fázisának és csúcsértékének modulálása, amely a folyadékkristályos kijelző eszköz elektródáihoz jön. Frekvencia és egyéb paraméterek a váltóáramú meghajtású elektromos mező létrehozásához. Az LCD-specifikációk nagy különbsége miatt a szokásos módszer egy dedikált meghajtó áramkör kifejlesztése minden LCD-típus esetében. Az ilyen design időpazarlást és gyenge újrafelhasználhatóságot eredményez. Emiatt meg kell tervezni egy olyan IP-magot, amelyet a legtöbb kis méretű LCD-meghajtó áramkörre lehet használni, és ezt a problémát az IP-mag multiplexelésével kell megoldani. Jelenleg csak az Yu-Jung Huang és az I-Shou Egyetemen dolgozó mások terveztek olyan IP-magokat, amelyek különféle méretű LCD-eket képesek vezetni a beágyazott mikroprocesszorok beépítésével. Azonban ez a beágyazott mikroprocesszor teszi a rendszert bonyolultabbá és költségesebbé. A különféle méretű LCD-ek meghajtására tervezett meghajtó áramkör IP-magja FPGA-val valósul meg, amely hatékonyan leküzdheti az áramköri rendszer összetettségének és a magas költségeknek a hátrányait.
IP core rendszer szerkezete
1. ábra IP-alapú rendszer struktúrája
IP core kaszkád elrendezési rajz
2. ábra: IP core kaszkád elrendezés
A vonalvezérlő funkció szimulációs eredményei
3. ábra A sorvezérlési funkció szimulációs eredményei
Az oszlop vezérlési funkciójának szimulációs eredményei
A 4. ábra oszlopvezérlő szimulációs eredményei
Tervezési specifikáció
Annak érdekében, hogy a mai kisebb LCD-megjelenítő alkalmazások többségének aktuális igényeit kielégíthesse, az ebben a papíron tervezett LCD vezető áramköri IP core chip 64 COM (sor) és 64 SEG (oszlopos) kimenettel rendelkezik, és nagysebességű 8 bites párhuzamos MCU interfész. És a soros interfész, a chip tartalmazza a RAM-ot, amely tárolja a kijelző adatokat, és kifejezetten 10 vezérlő vége van, kényelmesen és rugalmasan tud vezérelni. Főleg a következő főbb feladatokat látja el:
1. Biztosítson szkennelési időzítő jelet és kijelzőjeladatokat a folyadékkristályos kijelző számára;
2, támogatja a közvetlen kapcsolatot az MCU busz formájában;
3, különböző LCD-méréseket vezethet (n & TImes; m), n lehet folyamatos érték (n = 0 ~ 63), m csak 8-szorosát vehet fel (m = 8k, k pedig természetes számot);
4. Támogatja az IP-magok közötti kaszkádot nagyobb méretű LCD-ek meghajtására, akár 4 IP-alapú bankközi lépcsőzetes és oszlopközi oszcillációkat is támogat;
5, szélesebb körű kimeneti feszültséget kínálhat a különböző LCD eszközökhöz való alkalmazkodáshoz;
6, Kép-a-kép, split képernyő megjelenítés és egyéb funkciók.
IP core design
Ebben a cikkben a "felülről lefelé" tervezési módszer szerint először osztja fel a chipet a hierarchikus függvényekbe, miközben hivatkozik a meglévő LCD-illesztőprogram-chip tervezési élményre, és egyesíti az "alulról felfelé" tervezési módot egyes modulok tervezéséhez. Végül a rendszer tervezési keretrendszere szerint minden egyes modul koordinálva van, és a chip teljes funkcionális ellenőrzése úgy történik, hogy megfeleljen a terv specifikáció követelményeinek.
rendszer szerkezete
Az ebben a cikkben megfogalmazott IP-magrendszer szerkezete az 1. ábrán látható. Az IP-mag főleg a következő modulokból áll: vonal-beolvasás és oszlopjel-illesztőprogram modul, szintváltó, előre beállítható számjegyszámláló, adatlatch modul, vezérlési logika modul, kijelző adat RAM és cím dekódoló modul, MCU interfész modul. Néhány ilyen nagy modul szintén fel lehet osztani több al-modulra.
Minden modul kialakítása
MCU interfész modul
Az MCU interfész modul egy interfész az IP-mag és egy külső vezérlő (MCU) közötti kommunikációhoz, és egy adatátviteli csatorna. Az MCU parancsok írása, állapotának olvasása vagy az LCD-illesztőprogram chipen keresztüli adatainak megjelenítése ezen a felületen keresztül. Ugyanakkor a kezelőfelület elfogadja a parancs dekódoló vezérlését is, így az olvasási és írási és a belső műveletek kombinálhatók. A chipet komplexebb belső kombinációs logika és szekvenciális logikai áramkörök hajtják végre, amelyek kompatibilisek lehetnek a két mainstream MCU vezérlőjelekkel és támogatják a soros / párhuzamos két adatmód üzemmódot.
A modul több olyan al-modulot tartalmaz, amelyek gyakran használatosak a meglévő közös LCD vezetõ áramkör MCU interfészmoduljánál, például egy adatbusz (8 bites) almodul, foglalt állapotfelismerõ al-modul, olvasó / író vezérlõ al modul és egy MCU kiadás al-modul. Új sor kaszkád és oszlop kaszkád vezérlő almodul került hozzáadásra. Az adatbusz elsősorban belső és külső adatcserére szolgál; a foglalt állapotfelismerési modulot az MCU státuszának meghatározására használják, rendszer-foglaltsági jelet generál a jel olvasási és írási műveleteinek összehangolásához és belső / külső reszetjelek fogadásához; az olvasási és írási vezérlőmodul a helyes előállításához használható Az olvasás-írási vezérlési sorrend; Az MCU kiadás al-modul funkciója logikai kombináció révén, a chip-ben a "read-modify-write" folyamat végrehajtásához engedje el az MCU-t, hogy az MCU egyszerre végezhessen más műveleteket; és az új kaszkádvezérlő A modul fő funkciója az egymás közötti összefűzés és az oszlopok közötti összefűzés elérése az IP-magok között. Akár 16 IP-összekapcsolás (4 sor és 4 sor mindegyik) támogatható. CS0 ~ CS1 a kaszkádvezérlő portok, és CS2 ~ CS3 oszlopszintek. Közös ellenőrzés. Tegyük fel például, hogy létezik egy LCD (128 & TIms; 256), amely 8 IP-maggal működtethető. A beállítások végrehajtása során a CS 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, amelyek 2 és TI-t alkothatnak; Hajtsa az IP-alapmátrixot. Az elrendezésének vázlatos rajza a 2. ábrán látható.
A RAM és a címdekódoló modul megjelenítése
Ez a modul elsősorban a megjelenítendő adatok tárolására szolgál, és pufferként működik az MCU interfész és a jelvezető áramkör között, hogy biztosítsa a kijelző adatok stabil kimenetét.
A modul két al-modulot tartalmaz: egy RAM tömböt és egy cím dekódert a kijelző adatok tárolására. Először is, az oszlopcímet az oszlopcím-áramkör biztosítja, az oszlopcím dekóder kiválasztja a 8 bites RAM memóriacellák oszlopát, és az MCU leolvassa / írja az interfészt; akkor a sorcím dekóder a RAM-ot a sorok egységeire vizsgálja. A kijelzőadat-reteszelő áramkörrel kombinálva az egész adatsor a kimeneti és a folyadékkristályos kijelző felé továbbítható, hogy az elektróda meghajtó áramkör megjelenjen.
Adatzár modul
A modul két al-modulot tartalmaz: az oszlopszám-vezérlő retesz al-modul és a meghajtó retesz al-modulja. Az oszlopszám-vezérlés reteszelőmodulja k párhuzamos 8-bites adat-reteszekből áll. A fő funkció az adatbuszon lévő adatok reteszelése és a vezérlő logikai modul vezérlőjelének és órajelének a RAM-ból a RAM-ba való továbbítása. A bit adatbuszon lévő kijelző adatjelek a megfelelő 8 bites adat-reteszekben vannak rögzítve. A 64 bites adatok 8-szoros és 8 bit-et igényelnek. A vezető reteszelő al-modul egy 64 bites meghajtó retesz, amelyet 64 1-bites reteszek alkotnak párhuzamosan. Ennek szerepe az, hogy a felső 8 8 bites adatokat a vezérlő logikai modul vezérlőjelének és órajelének alá helyezze. A reteszben átadott m-bites adatokat egyszerre rögzítették, majd az oszlop jelátviteli elektróda meghajtó moduljába.
Vezérlő logikai modul
Ennek a modulnak a fő feladata a jeladat-átvitel szabályozása és az oszlop jelvezetékek számának kiválasztása. Az oszlopszám vezérlés reteszelő al-modulját, a meghajtó reteszelő al-modult és az óragenerátort az M oszlopszám-vezérlő bemenettel vezérelheti, hogy elérje a különböző méretű LCD-ekre vonatkozó funkciókat. Az igényeknek megfelelően, különböző értékek bevitelével az M oszlopszám-vezérlő bemenethez, azt szabályozza, hogy hány bitszám-vezérlő retesz van a működő állapotban, és a többi reteszegység a készenléti állapotra van állítva. A kijelző adat RAM-ban lévő adatokat a 8-bites adatbuszon keresztül a megfelelő oszlopszám-vezérlő reteszelésre rögzítik a munkaciklus alatt, majd az órajel vezérlésével egy időben az elektróda meghajtóba reteszelődnek. Modul bemeneti jel. Ily módon az IP mag megvalósíthatja a kiválasztott oszlopok számának szabályozását. Ha M "000", akkor az oszlopszám vezérlő retesz alsó 8 bitje (első retesz) működik, a másik pedig üresjáratban van, és a megfelelő oszlop elektródok SEG0 ~ SEG7; amikor M "001" Az oszlop vezérlő retesz alsó 16 bitje (első és második retesz) működik. Minden más oszlop ingyenes. A megfelelő oszlop elektródok SEG0-SEG15; és így tovább, amíg az oszlopvezérlő 64 reteszelődik. A bit nyilvántartja az összes munkát, a megfelelő oszlopelektród SEG0 ~ SEG63.
Elektróda meghajtó modul
A modul elsősorban négy almodulból áll: egy soros szkennerelektróda-vezetõ almodulból, egy oszlop jelelektróda-vezetõ almodulból, egy szintû váltóból és egy elõre beállított számgomb számlálóból.
A szintváltó funkciója az, hogy a logikai jel feszültségét egy tényleges LCD vezetõfeszültséggel egy alkalmazott vezérlõjel segítségével átalakítja, és a tényleges alkalmazási igényeknek megfelelõen a vezetõmodulhoz továbbítja; a sorvágó elektróda vezetõ részmodul szerepe az, hogy biztosítsa a sorelektródákat a beolvasó jel impulzusának bizonyos ideig; az oszlopelektróda-vezetõ almodul funkciója az, hogy az adatokat a reteszrõl a megfelelõ oszlopelektródra és a sorelektróda pásztázójelére alkalmazza az AC vezetõ elektromos tér létrehozására, ezáltal az LCD-eszköz megjelenését. Az előre beállítható gyűrűs számlálók száma szabályozhatja az N (S0 ~ S5) sorszámvezérlő terminálon keresztül a sorok szkennelő elektródáinak számát, hogy alkalmazkodhasson különböző méretű LCD képernyőkhöz, és különböző értékeket adjon az N sorszámvezérlő terminálhoz a tényleges igényekhez. Ellenőrizze a sorok számát egy adott munkához, és minden más elektróda tétlen. A vonalvezetési órajel vezérlésével a szkennelés soronként történik, és a ciklus megismétlődik mindaddig, amíg egy új érték be nem érkezik az N vonalszám-vezérlő terminálra, és a vonalelektródák új vonalszámát beolvassa egy vonalas vonal- line módon. Például, ha az alkalmazott N jel "011011", a beolvasó elektródák száma 27. A sorválasztó-vezérlő al-modul progresszív szkennelési jelet generál a COM0 COM COM26 sorelektródákon, és a COM27 COM COM63 többi soros elektróda alacsony szintre. Ha az újonnan alkalmazott N jel "100011", akkor a beolvasó elektróda vezetõ almodulja cirkuláló progresszív szkennelési jelet generál a COM0 COM COM34 sorelektródákon.
IP-alapú rendszer bevezetése
Először is, az egész rendszerfunkció fenti meghatározása és felosztása és az egyes modulok tervezése alapján minden egyes funkciómodult külön modulálnak a VHDL nyelv; Másodszor, a Xilinx cég FPGA eszközén az EDA eszköz ISE szimulációra és szintézisre szolgál. A hibakeresés és a terv optimalizálása; akkor használja a VHDL-t, hogy definiálja a legfelső szintű modult az egyes modulok csatlakoztatásához, és elvégezze a megfelelő hibakeresést és ellenőrzést; Végül kap egy LCD-illesztőprogramot 64 COM (sor) és 64 SEG (oszlop) kimenettel, nagysebességű 8 bites párhuzamos MCU interfésszel és soros interfésszel, a chip tartalmazza a RAM-ot a megjelenítési adatokhoz, és átkapcsolható a CS hogy növelje a kaszkádot, hogy megfeleljen a nagyobb LCD kijelzőnek, az M oszlopszám-vezérlő és az N vezérlő terminálok sorainak száma révén, hogy alkalmazkodjanak különböző méretű LCD-hez.
Szimuláció és ellenőrzés
Ez a cikk a Xilinx szimulációs szoftver ISE-t szimulációs eszközként használja a tervezett IP-mag két lépésben történő ellenőrzéséhez.
Először, ez a papír először az IP-mag minden modulját (beleértve a belső al-modulokat) előzetes funkcionális ellenőrzéssel végzi el. Ezután a chip feldolgozási folyamatára hivatkozva az egész chipet szimuláltuk egészében. A 3. és 4. ábrán szimulációs eredményeket mutatunk be az ISE használatával a teljes IP mag sor- és oszlopvezérlő funkcióinak szimulálására. Az ábrán a CLK és a CLK1 az MCU interfész modul adatátviteli vezérlő órái és sorelektrodukciós impulzusai; M és N az oszlop és a sorelektródok kiválasztási vezérlő kapcsai; a CS két kis és két magas bitje kaszkádba kerül. A kaszkádvezérlés oszlopokkal végződik.
A szimuláció eredményeként a 3. ábra és a 4. ábra szemlélteti:
1. Ha a RESET magas, az IP-mag kezdeti vagy tiszta állapotban van; ha a WRITE magas, az IP-alap működő állapotban van, és megjelenítési adatokat fogadhat.
2. Az óra CLK emelkedő szélén az MCU párhuzamosan írja a 8 bites megjelenítési adatokat az IP-mag RAM-jához a felületen keresztül; a CLK1 óra emelkedő szélén a vízszintes szkennelésű vezetőelektródák egymás után kimenik a vizsgálati impulzusokat, és az oszlop jelelektródjai az adatokat a RAM-ba helyezik. SEG kimenet.
3. Az ellenőrző kapcsok sorainak száma megváltoztathatja a beolvasott elektródák sorainak számát. Ha a sorszámválasztás vezérlő terminálja N "3E", a COM0 ~ COM61 kimeneten a szkennelési jel kerül kiadásra. Amint az 1. ábrán látható. A 3. ábrán az első soros órajelben a pásztázó jel a COM61 elektródon kerül kibocsátásra, és a sorelektródot sorban sorban szkennelik a sorvezető óra vezérlésével; amikor a hetedik soros órajelet beírja, az N "22" lesz, a pásztázó jel a COM33 sorelektródon kerül kiírásra, és fokozatosan csökken, a COM0 ~ COM33 progresszív beolvasása megtörténik.
4. Az oszlopszám vezérlő terminál megváltoztathatja az oszlop jelének elektrodjainak számát. Ha az oszlopszám kiválasztás vezérlő terminál M "110", akkor az SEG elektród egy 48 bites kimenet; amikor M "010", az SEG kimenete 16 bit lesz; amikor M "101", akkor az SEG kimenete 40 bit lesz. ; Ha M "100", akkor az SEG kimenete 32 bit lesz.
Ebben a cikkben az oszlopszám-vezérlés, a sorszámvezérlés és az IP-mag közötti magköszöntés funkcióit funkcionálisan ellenőrizték és ellenőrzik. A korlátozott hely itt csak az oszlopszámot és a sorszám vezérlési funkciókat írja le.
Következtetés
Ez a tanulmány az LCD kijelzőmeghajtók chip IP magjának kialakítását tárgyalja. A top-down tervezési ötlet szerint a chipet rétegekre osztják és a chip általános funkcióját ellenőrzik. A chip funkcionális ellenőrzése során ez a dokumentum VHDL hardverleíró nyelvre támaszkodva ellenőrzi az áramkör logikai funkcióját és időzítési viszonyát. Az LCD kijelzővezérlő paraméteres kialakítású és jó hordozhatóságot nyújt, és kényelmesen alkalmazható hordozható eszközök, PDA-k és egyéb kapcsolódó termékek síkképernyős megjelenítési rendszerére.
